:研究機(jī)構(gòu)-2.png){kind=small}
邀你挑戰(zhàn)，第七屆中國研究生創(chuàng)“芯”大賽概倫電子賽題發(fā)布
2024-04-23
近日，第七屆中國研究生創(chuàng)“芯”大賽正式啟動(dòng)。作為國內(nèi)首家EDA上市公司，關(guān)鍵核心技術(shù)具備國際市場(chǎng)競(jìng)爭(zhēng)力的EDA領(lǐng)軍企業(yè)，概倫電子長期秉持與中國集成電路行業(yè)共同成長的理念，始終將產(chǎn)教融合人才培養(yǎng)作為公司發(fā)展的長期戰(zhàn)略，為中國集成電路產(chǎn)業(yè)打造多層次的專業(yè)人才培養(yǎng)機(jī)制，已連續(xù)多年支持中國研究生創(chuàng)“芯”大賽。作為命題企業(yè)之一，現(xiàn)對(duì)外公布了兩道企業(yè)命題，內(nèi)容涵蓋數(shù)字capless LDO的設(shè)計(jì)和器件建模方向。
賽題名稱：
賽題一：數(shù)字capless LDO的設(shè)計(jì)
賽題二：器件建模題（A題/B題）
概倫專項(xiàng)獎(jiǎng)：
概倫電子專項(xiàng)獎(jiǎng)是初賽獎(jiǎng)，用于獎(jiǎng)勵(lì)選擇概倫電子賽題的獲獎(jiǎng)賽隊(duì)。參賽賽隊(duì)可同時(shí)參加大賽執(zhí)行委員會(huì)組織的其他大賽獎(jiǎng)項(xiàng)的評(píng)審和獲獎(jiǎng)。
一等獎(jiǎng)：每隊(duì)獎(jiǎng)金10000元，2支參賽隊(duì)伍
二等獎(jiǎng)：每隊(duì)獎(jiǎng)金5000元，6支參賽隊(duì)伍
人才培養(yǎng)：
概倫電子鼓勵(lì)和支持技術(shù)部門從創(chuàng)芯大賽獲獎(jiǎng)學(xué)生中挖掘人才。在校招過程中，本次創(chuàng)芯大賽獲獎(jiǎng)學(xué)生可跳過筆試，直接進(jìn)入面試環(huán)節(jié)，概倫電子將優(yōu)先為獲獎(jiǎng)學(xué)生提供崗位實(shí)習(xí)的機(jī)會(huì)。
賽題一：數(shù)字capless LDO的設(shè)計(jì)
概倫電子全定制電路設(shè)計(jì)平臺(tái)——NanoDesigner
概倫電子全定制電路設(shè)計(jì)平臺(tái)NanoDesigner為客戶提供一個(gè)靈活、可擴(kuò)展的存儲(chǔ)和模擬/混合信號(hào)IC設(shè)計(jì)平臺(tái)，支持原理圖設(shè)計(jì)、智能化版圖編輯、交互式物理驗(yàn)證以及電路設(shè)計(jì)優(yōu)化。該產(chǎn)品界面直觀、易操作，無縫集成概倫電子的電路仿真NanoSpice系列引擎、良率導(dǎo)向設(shè)計(jì)平臺(tái)NanoYield、大容量波形查看器NanoWave與其它SPICE仿真器，全面兼容Open Access數(shù)據(jù)庫等業(yè)界標(biāo)準(zhǔn)文件、各類標(biāo)準(zhǔn)工具接口，還支持強(qiáng)大的電路查看、編輯、自動(dòng)連接等功能選項(xiàng)，真正做到整合原理圖與版圖設(shè)計(jì)、電路仿真與分析、物理驗(yàn)證與設(shè)計(jì)自動(dòng)化于一體， 為以各類存儲(chǔ)器電路、模擬電路等為代表的定制類芯片設(shè)計(jì)提供完整的EDA全流程，從而極大地提升設(shè)計(jì)效率。
▼ 賽題一設(shè)計(jì)描述
請(qǐng)使用概倫電子提供的電路/版圖設(shè)計(jì)工具NanoDesigner，spice仿真工具NanoSpice, 以及數(shù)字邏輯仿真工具VeriSim, 基于概倫電子提供的PDK(PDK會(huì)隨軟件包上傳至云，僅可使用該P(yáng)DK所提供器件)，設(shè)計(jì)一個(gè)數(shù)字capless LDO。要求該LDO的輸出電壓0.8~1.5V可調(diào)（step=0.1V），負(fù)載大于5mA, 紋波小于10mV, 過沖<0.2V,響應(yīng)時(shí)間<5μs,電源電壓范圍為 1.8V~3.6V，不可使用外接電容，片上電容最大可用到200pF,有一個(gè)100MHz外部時(shí)鐘可用，同時(shí)有一個(gè)片外1.2V基準(zhǔn)電壓可用。
任務(wù)一：
給出所設(shè)計(jì)數(shù)字capless LDO 的top level 框架圖。闡述該LDO各組成模塊的基本功能和工作原理。完成所設(shè)計(jì)數(shù)字capless LDO 的模擬部分電路圖，解釋模擬部分的工作原理，并逐一解釋所選用的器件及器件參數(shù)的設(shè)定；完成所設(shè)計(jì)數(shù)字capless LDO 的數(shù)字部分的詳細(xì)算法流程圖，并用verilog實(shí)現(xiàn)。
任務(wù)二：
完成所設(shè)計(jì)數(shù)字capless LDO的電路仿真工作,包括模擬電路仿真，數(shù)字電路仿真，以及混合仿真結(jié)果，給出仿真的testbench，以及Typical PVT (TT/3.3V/25℃) 下的仿真結(jié)果，包括輸出電壓范圍，紋波，響應(yīng)時(shí)間，過沖，功耗，電流效率等，并估算模塊面積，給出設(shè)計(jì)報(bào)告。
任務(wù)三：
完成各PVT corner (P: SS/TT/FF, V: 3.6V/3.3V/2.5V/1.8V, T:125℃/25℃/-40℃) 下的仿真工作。給出包括輸出電壓范圍，紋波，響應(yīng)時(shí)間，過沖，功耗，電流效率等的關(guān)鍵參數(shù)。
賽題二：器件建模題（A題/B題）
概倫電子建模軟件MeQLab
▼ 賽題二（A題）描述及要求
使用概倫電子的建模軟件MeQLab完成HBT器件的直流，大、小信號(hào)特性建模。HBT器件不限定類型，可以是III-V族或者GeSi HBT，同時(shí)提供“自選數(shù)據(jù)(實(shí)測(cè)或TCAD仿真數(shù)據(jù))+自選模型”和“參考數(shù)據(jù)（IV/Spar）+參考模型”2類選項(xiàng)。
任務(wù)一（A題）：
任選一類HBT結(jié)構(gòu)，簡述其器件工作機(jī)理、結(jié)構(gòu)設(shè)計(jì)優(yōu)化思路和工藝制備流程，并指出其相對(duì)于硅基工藝制備的普通BJT的優(yōu)勢(shì)。（20分）
器件工作機(jī)理 （5分）
結(jié)構(gòu)設(shè)計(jì)優(yōu)化思路（5分）
工藝制備流程（5分）
對(duì)比普通Si BJT的優(yōu)勢(shì)（5分）
任務(wù)二（A題）：
基于選定的HBT器件類型給出模型的等效拓?fù)浣Y(jié)構(gòu)，選擇“參考數(shù)據(jù)+參考模型”或“自選數(shù)據(jù)+自選模型”在MeQLab建模平臺(tái)完成從DC到RF小信號(hào)模型參數(shù)的提取。（55分）
給出并解析模型的拓?fù)浣Y(jié)構(gòu)，結(jié)合所選模型簡評(píng)主流HBT模型分類及優(yōu)缺點(diǎn) （15分）
給出DC提參流程并完成相關(guān)參數(shù)提?。?5分）
給出小信號(hào)提參流程并完成相關(guān)參數(shù)提?。?5分）
模型擬合精度（10分）
任務(wù)三（A題）：
完成大信號(hào)模型驗(yàn)證（諧波仿真,Pout/PAE vs Pin等）（15分）
任務(wù)四（A題）：
給出本次建模報(bào)告和模型文件，并進(jìn)行綜合性小結(jié)。（10分）
任務(wù)五（A題）：
設(shè)計(jì)應(yīng)用電路完成模型驗(yàn)證 （+10分）
自建模型（+10分）
用實(shí)測(cè)大信號(hào)數(shù)據(jù)（自選數(shù)據(jù)選項(xiàng)）進(jìn)行模型驗(yàn)證（+10分）
▼ 賽題二（B題）描述及要求
使用概倫電子的建模軟件MeQLab完成下列任務(wù)：針對(duì)某一器件，完成器件結(jié)構(gòu)和工藝流程解析、建模、參數(shù)提取及擬合精度分析。不限定器件類型、制備工藝，例如可以是MOSFET、BJT、diode等器件。
1、繪制并給出該款器件的結(jié)構(gòu)剖面圖及完整的制備工藝流程，給出該款器件的關(guān)鍵電性能指標(biāo)并分析器件用途。（20分）
2、給出通過仿真或?qū)崪y(cè)達(dá)到的該器件關(guān)鍵電性能值，明確說明是仿真值還是測(cè)量值。詳細(xì)敘述影響該器件性能的物理效應(yīng)，以及在器件模型中這些物理效應(yīng)的表征方式，要求至少給出三個(gè)器件物理效應(yīng)，且針對(duì)該器件，物理效應(yīng)考慮越詳盡，得分越高。（30分）
3、給出該款器件的器件模型，并詳細(xì)敘述模型參數(shù)的提取流程。參賽隊(duì)伍自建模型、加入大信號(hào)模型驗(yàn)證都將獲得加分。（30分）
4、給出該款器件模型文件及擬合誤差報(bào)告。注：模型擬合精度越高，得分越高。（20分）
說明.png)
名方式.png)
關(guān)于創(chuàng)“芯”大賽 & 本屆賽程
中國研究生創(chuàng)“芯”大賽由教育部學(xué)位管理與研究生教育司指導(dǎo)，中國學(xué)位與研究生教育學(xué)會(huì)、中國科協(xié)青少年科技中心主辦，清華海峽研究院作為秘書處。賽事作為中國研究生創(chuàng)新實(shí)踐系列賽事之一，服務(wù)于國家集成電路產(chǎn)業(yè)發(fā)展戰(zhàn)略，旨在切實(shí)提高研究生的創(chuàng)新能力和實(shí)踐能力，促進(jìn)集成電路領(lǐng)域優(yōu)秀人才的培養(yǎng)，至今已成功舉辦六屆。
大賽面向中國大陸、港澳臺(tái)地區(qū)在讀研究生（碩士生和博士生，含留學(xué)生）和已獲得研究生入學(xué)資格的大四本科生（需提供學(xué)校保研、錄取證明）及國外高校在讀研究生。參賽隊(duì)伍可提交集成電路芯片設(shè)計(jì)相關(guān)創(chuàng)意、創(chuàng)新或創(chuàng)業(yè)作品。
2024年第七屆中國研究生創(chuàng)芯大賽已正式開賽！報(bào)名截止時(shí)間為6月23日，初賽作品提交截止時(shí)間為7月1日，決賽時(shí)間擬定于8月中旬。
頭圖.jpg)
圖.jpg)
新聞?lì)^圖-2.jpg)
熱官網(wǎng)新聞2.png)
頭圖-update.jpg)
新聞?lì)^圖.jpg)
圖.jpg)
圖.jpg)
A(yù)覽圖.jpg)
新聞.jpg)